



Universidad
de Huelva

Fundamentos de Computadores

1º Curso del Grado en Ingeniería Informática

Práctica 7

Diseño de un sistema secuencial síncrono

Curso 2024/2025

Objetivos

- Diseño de un sistema secuencial síncrono a partir de unas especificaciones iniciales.
- Modelado de diagramas de estados en VHDL.
- Descripción de sistemas digitales secuenciales en VHDL.

Material disponible

- PC con el paquete de software Vivado 2022.2 de Xilinx instalado.
- Tarjeta de desarrollo ZedBoard de Digilent.

Especificaciones

Un sistema digital posee una entrada **E** y una salida **S**.


La entrada **E** está sincronizada con la señal de reloj **CLK**, de manera que es muestreada cada vez que esta última experimenta un flanco de subida.

El funcionamiento del sistema debe ser el siguiente:


- Si la salida **S** está inactiva, ésta debe activarse tras la recepción a través de la entrada **E** de dos valores iguales consecutivos seguidos del valor contrario.
- Si la salida **S** está activa, ésta debe desactivarse tras la recepción del valor contrario al del último bit de la secuencia de tres bits que la activó.
- El bit de entrada utilizado para la desactivación de la salida puede formar parte de una nueva secuencia de activación.

Proceso operativo

1. Representar el diagrama de estados de un sistema digital de tipo **Moore** cuyo comportamiento se corresponda con el descrito en las especificaciones.
2. Describir en un primer fichero fuente VHDL el diagrama de estados obtenido en el apartado 1. Los terminales de entrada y de salida del circuito a modelar **deben tener los nombres especificados en el siguiente bloque**.



3. Crear un segundo fichero fuente VHDL para describir el circuito completo que se implementará en la FPGA. Declarar dentro de este fichero dos componentes, tal como se muestra en la siguiente figura.




- El primer componente es un circuito antirrebotes para eliminar los rebotes producidos por el pulsador que se utilizará como señal de reloj. El fichero correspondiente a este circuito (**Antirrebotes.vhd**) se descargará de la sección de prácticas de la plataforma moodle de la asignatura, se copiará en la carpeta correspondiente al proyecto de la práctica 7 y por último se añadirá al proyecto como fichero fuente.
 - El segundo componente es el circuito modelado en el apartado 2.
4. Simular el sistema completo del apartado 3 durante un tiempo de **165 ns**, configurando los estímulos correspondientes a las diferentes señales de entrada como se indica a continuación:
- **CLK_100MHZ y CLK_CR**: Se configurarán como señales periódicas con 10 ns de periodo.
 - **RESET**: Se reseteará el circuito durante el primer periodo del reloj, después se permanecerá sin resetear durante 13 periodos y a continuación se volverá a resetear durante un único periodo.
 - **E**: Se aplicará a esta entrada la secuencia de valores que se indica a continuación, teniendo cada uno de ellos una duración igual a un periodo del reloj:

00001101110010111

Los bits señalados en rojo en la secuencia de entrada anterior se reciben durante los periodos de reloj en los que se está reseteando el sistema.

Nota: Para ejecutar la simulación del circuito se deberá configurar a **"1"** el valor del parámetro **"SIMULAR"** ubicado en la entidad del circuito antirrebotes.

5. Implementar el circuito obtenido en el apartado 3 en la tarjeta de desarrollo Zedboard de Digilent y comprobar su correcto funcionamiento. Para ello, conectar los diferentes terminales del circuito tal como se muestra en la siguiente figura.



Al editar el fichero de restricciones de la tarjeta Zedboard, además de realizar los cambios necesarios, se debe añadir al mismo la siguiente sentencia:

```
set_property CLOCK_DEDICATED_ROUTE FALSE [get_nets CLK_CR_IBUF];
```

Nota: Para ejecutar la implementación del circuito se deberá configurar a **"0"** el valor del parámetro **"SIMULAR"** ubicado en la entidad del circuito antirrebotes, antes de sintetizar.

Notas:

- Antes de acudir al laboratorio, el alumno debe haber realizado como trabajo previo únicamente el apartado 1.
- Los apartados 2, 3, 4 y 5 deben realizarse íntegramente durante la sesión de laboratorio.
- Finalmente, una vez verificado por el profesor el correcto comportamiento tanto de la simulación como de la implementación, se subirá a la plataforma moodle de la asignatura un único fichero que contenga la carpeta correspondiente al proyecto comprimida. Este fichero deberá subirlo **sólo uno de los componentes del puesto de trabajo**, no ambos.